搜索资源列表
56892978ETHERNET
- 用Verilog实现的UDP通信，很实用-UDP communication based on verilog
udp_send1
- 基于FPGA的UDP硬件协议栈， 全部用SystemVerilog写的，不需CPU参与，包括独立的MAC模块。 支持外部phy的配置，支持GMII和RGMII模式。 以下是接口 input clk50, input rst_n, /////////////////////// //interface to user module input [7:0] wr_data, input wr_clk, input wr_en, output
udpip
- 赛灵思XILINX FPGA verilog写的UDP/IP协议，可用。-I am prepared to use verilog UDP protocol, the test is available.
ethernet_tri_mode
- 以太网通信verilo实现UDP、TCP传输。-ethernet verilog，udp，tcp
iprecieve
- udp协议的ipreceive模块，用verilog写的，思路很明确-Udp agreement ipreceive module, written with verilog, the idea is clear